Другой весомый плюс DRAM (и других разновидностей твердотельной памяти) - возможность наращивания пропускной способности путем модификации одного лишь интерфейса. В самом деле, большинство 'технологий' динамической памяти - FPM и EDO, SDRAM и DDR, Rambus и DDRII - существенно отличаются лишь на уровне взаимодействия чипа и контроллера; при этом, сохраняя неизменной структуру DRAM уже более тридцати лет, удается достичь значительного роста пропускной способности. В последнее время даже делаются попытки 'приспособить' высокоскоростные интерфейсы статической памяти для работы с DRAM ('PseudoSRAM'). Однако 'обычные' интерфейсы DRAM, а именно модули и чипы DDR, обладают определенным 'запасом прочности', позволяющим путем некоторых ухищрений еще больше повысить пропускную способность, причем, как мы дальше увидим, не обязательно увеличивая частоту синхронизации. Именно этот путь избрала американская фирма Kentron Technologies, создав Quad Band Memory, QBM. Основанная в 1998 году, Kentron поначалу занималась разработкой и производством модулей памяти высокой плотности для специальных применений - телекоммуникационного оборудования, серверов в корпусах 1U, сопроцессоров на картах PCI и т. д. Фирмой были разработаны модули DIMM SDR- и DDR-памяти повышенной плотности FEMMA (до 2 Гбайт), низкопрофильные модули DIMM и SODIMM, совместимые со стандартом JEDEC. Видимо, не удовлетворившись скромной ролью разработчика модулей, Kentron в 2001 году приступила к ускорению DDR. Как, может быть, уже догадался читатель, 'ускорение' в данном случае означает увеличение пропускной способности вдвое; QBM, таким образом, нацеливается в конкуренты двухканальным решениям на базе DDR, а в перспективе - и DDRII. Для стандартизации и облегчения принятия новой памяти был образован 'альянс QBM', куда вошла сама Kentron, разработчики дополнительных чипов для функционирования QBM - STMicroelectronics и ICS, фирмы-разработчики чипсетов - VIA и SiS, небезызвестная фирма S3, ALi, а также некоторые компании, занимающиеся производством модулей памяти, в частности PNY. Цели при создании новой памяти декларируются самые благородные: удешевление материнских плат и чипсетов, низкая стоимость новой памяти, невысокие затраты на изменение инфраструктуры при производстве новых модулей, ну и, разумеется, скорость уровня DDRII и даже выше. QBM будет применяться в персональных компьютерах, рабочих станциях и серверах, игровых приставках и устройствах хранения данных, телекоммуникационном оборудовании и видеокартах - во всяком случае, таковы надежды ее создателей.

QBM и QDR
Разработчики QBM пошли по пути максимальной совместимости - они взяли стандартный 184-контактный модуль DIMM, стандартные чипы DDR SDRAM: и получили удвоенную пропускную способность. Но все не так просто. Посмотрев на модуль QBM, можно убедиться, что, кроме чипов памяти и SPD, на PCB находится ряд микросхем.

Эти небольшие микросхемы между чипами памяти и позолоченными контактами - коммутаторы QBM (QBM10 switch), специально разработанные STMicroelectronics устройства для коммутации банков. Сущность технологии QBM в следующем: два банка DDR-памяти синхронизируются сигналами, сдвинутыми на 90? (CLK, CLK_90). Коммутатор QBM 'упаковывает' сигналы двух банков (DQ[71:0], DQ_90[71:0]) в один (DQ_QBM) и выдает его на шину.

Конечный результат - та же 'предвыборка 4 бит', что и у DDRII. У коммутатора QBM три линии управляющих сигналов - ME, SB, BE и три набора линий для приема/передачи данных: A и B - к банкам памяти, C - к контактам модуля DIMM; есть линии для сигналов строба, DQS (см. схему).

Сначала рассмотрим работу коммутатора QBM в режиме записи. Линии C подключаются к A и B, данные разделяются на два потока и передаются от чипсета к банкам памяти. Данные от чипсета передаются с частотой, в четыре раза большей частоты синхронизации. Выбор банка осуществляется по уровню сигнала DQS, поэтому каждый банк 'воспринимает' свою порцию данных и пропускает данные для другого банка. Запись происходит по восходящему и нисходящему срезам фронта синхросигнала, как и положено DDR (см. диаграмму).

Видно, что данные, предназначенные для разных банков, чередуются во входящем потоке. В режиме чтения коммутатор QBM принимает самое непосредственное участие в формировании выходного сигнала. Происходит его переключение с частотой 200/266-333 МГц между наборами линий A и B (в зависимости от частоты синхронизации DDR), в итоге на линиях С[0,7] мы получаем данные с удвоенной частотой, а на линиях DQS CA, DQS CB генерируются синхросигналы, сдвинутые друг относительно друга на 180? (они необходимы для считывания данных чипсетом).